Suche - SSE - TU Dortmund

Suche
Personensuche

Suchergebnisse filtern

Ergebnisse pro Seite:

13621 Ergebnisse

1. FOR5250
2. FOR 5250
3. Team
4. Coordination
Prof. Dr.-Ing. habil. Frank Walther

Sprecher, Projektleiter TP-3 Prof. Dr.-Ing. habil. Frank Walther E-Mail senden Telefon: +49 231 755 8028 Institut: Lehrstuhl für Werkstoffprüftechnik (WPT), TU Dortmund …
1. ITMC
2. Meldung: 10.11.2021
LiDO3 - Störung des parallelen Dateisystems behoben

auf alle Dateien unterhalb von /work ist seit 11:55 Uhr restauriert. Das Arbeiten mit und auf dem LiDO3-Cluster ist wieder in gewohnter Weise möglich. …
1. Raumplanung
2. Meldung: 12.12.2023
Umwelt & Energie (Modul 20)

HGI/ HS6 (Campus Süd) Die Anmeldung in BOSS ist ab jetzt bis 3 Werktage vor der Klausur geöffnet. Bitte schauen Sie rechtzeitig, mindestens eine Woche vor Klausurbeginn, ob Sie sich wirklich angemeldet …
1. Raumplanung
2. Fakultät
3. Dekanat
4. Geschäftsstelle
Ferchau

Finanzen E-Mail an Personal und Finanzen senden E-Mail Persönlich Telefon: 0231 755-8339 Ort: GB III, Raum 3.209b …
1. IAEB
2. Meldung: 12.1.2021
Das Thema Nachhaltigkeit – Eine Leerstelle in Biografien?

Biografien? Ein Generationenvergleich Herausgegeben von Sonja Herzog Buch, broschiert 228 Seiten ISBN:978-3-7799-6437-7 Erschienen: https://www.beltz.de/ …
1. RST - Lehrstuhl für Regelungssystemtechnik
2. Meldung: 17.1.2023
Matrix Scheinwerfer-Simulator

Der RST Matrix Scheinwerfer-Simulator, entwickelt in Zusammenarbeit mit FORVIA\HELLA und 3DMappingSolutions, beinhaltet ein virtuelles High-Definition Modell von Teilen der Stadt Lippstadt für die virtuelle …
www-ai.cs.tu-dortmund.de/en/LEHRE/FACHPROJEKT/WS1718/folien4.pdf

DeepLearning on FPGAs - Introduction to FPGAs

PCIe3 ∼ 15 Gb/s ∼ 500 ns DDR3 ∼ 75− 300 Gb/s ∼ 120 ns SRAM ≥ 270 Gb/s ∼ 2 ns DeepLearning on FPGAs 8 Co-Processor: Actual chip with memory interface RAM Chip Control PCIe3 ∼ 15 Gb/s ∼ 500 ns DDR3 ∼ 75− [...] ∼ 30 GFLOPS ⇒ ∼ 240 Gb/s DDR3 ∼ 30 Gb/s DDR4 ∼ 50 Gb/s DeepLearning on FPGAs 7 Co-Processor: Actual chip with memory interface RAM Chip Control PCIe3 ∼ 15 Gb/s ∼ 500 ns DDR3 ∼ 75− 300 Gb/s ∼ 120 ns SRAM [...] DeepLearning on FPGAs 8 Co-Processor: Actual chip with memory interface RAM Chip Control PCIe3 ∼ 15 Gb/s ∼ 500 ns DDR3 ∼ 75− 300 Gb/s ∼ 120 ns SRAM ≥ 270 Gb/s ∼ 2 ns DeepLearning on FPGAs 8 FPGA: How does it …
www-ai.cs.tu-dortmund.de/de/LEHRE/FACHPROJEKT/WS1718/folien4.pdf

DeepLearning on FPGAs - Introduction to FPGAs

PCIe3 ∼ 15 Gb/s ∼ 500 ns DDR3 ∼ 75− 300 Gb/s ∼ 120 ns SRAM ≥ 270 Gb/s ∼ 2 ns DeepLearning on FPGAs 8 Co-Processor: Actual chip with memory interface RAM Chip Control PCIe3 ∼ 15 Gb/s ∼ 500 ns DDR3 ∼ 75− [...] ∼ 30 GFLOPS ⇒ ∼ 240 Gb/s DDR3 ∼ 30 Gb/s DDR4 ∼ 50 Gb/s DeepLearning on FPGAs 7 Co-Processor: Actual chip with memory interface RAM Chip Control PCIe3 ∼ 15 Gb/s ∼ 500 ns DDR3 ∼ 75− 300 Gb/s ∼ 120 ns SRAM [...] DeepLearning on FPGAs 8 Co-Processor: Actual chip with memory interface RAM Chip Control PCIe3 ∼ 15 Gb/s ∼ 500 ns DDR3 ∼ 75− 300 Gb/s ∼ 120 ns SRAM ≥ 270 Gb/s ∼ 2 ns DeepLearning on FPGAs 8 FPGA: How does it …
1. Sport
Forschung

Arbeitsbereich 1 Trainings- & Bewegungswissenschaft Arbeitsbereich 2 Sportdidaktik Arbeitsbereich 3 Sportpädagogik Arbeitsbereich 4 Sportpsychologie Arbeitsbereich 5 Sportsoziologie Arbeitsbereich 6 …
1. Werkstoffprüftechnik
2. WPT
3. Team
4. Management and Administration
Tanja Herrmann

Sekretärin Tanja Herrmann E-Mail senden Telefon: +49 231 755 8028 Telefax: +49 231 755 8029 Raum : 3.027 Aufgabenbereiche Buchhaltung Beschaffung Mitarbeiter am WPT …